バイアス | 青島ルミノソ・トレイルブレイザーグループ株式会社

Scientific Reports volume 6、記事番号: 22216 (2016) この記事を引用

2790 アクセス

33 件の引用

メトリクスの詳細

SiO2 は、半導体デバイスで最も重要に使用される絶縁層です。その機能は最近、抵抗スイッチングランダムアクセスメモリに拡張され、欠陥のある SiO2 が抵抗スイッチング (RS) 層として積極的な役割を果たしました。このレポートでは、上部電極 W スパッタリング SiO2 - 下部電極 Pt (W/SiO2/Pt) 構造におけるバイアス極性依存の RS 挙動を電流電圧 (IV) 掃引に基づいて調べました。 W 電極に負のバイアスを印加してメモリセルを電気鋳造すると、メモリセルは約 100 の抵抗比と高い信頼性を備えた典型的な電子スイッチングメカニズムを示しました。逆のバイアス極性での電鋳では、典型的なイオン欠陥媒介 (導電性フィラメント) RS が観察されますが、信頼性は低くなります。電鋳バイアスの極性に依存するこのような特徴的な RS メカニズムは、光照射の研究を使用してさらに確認できます。 RS 膜の形態 (二乗平均平方根粗さ約 1.7 nm) を改善するために、SiO2 電極と Pt 電極の間に薄い Si 層が介在する同様の電極構造を備えたデバイスも作製されました。それらの RS 性能は、非常に高い粗さ (二乗平均平方根粗さ約 10 nm) の単層 SiO2 サンプルの性能とほぼ同じであり、報告された RS 挙動が材料特性に固有のものであることを示唆しています。

半導体デバイスにおけるSiO2は、その厚さ、抵抗率、密度、誘電率など、用途に応じて非常に多様な形状をしています。 SiO2 には多様な側面があるにもかかわらず、容量性部品における絶縁体または誘電体層としての役割のため、SiO2 は半導体デバイスの完全な受動部品とみなされてきました。しかし、抵抗スイッチングランダムアクセスメモリ (RRAM) が次世代不揮発性メモリの有力な候補の 1 つになりつつあるため、SiO2 と他の非常に多様な金属酸化物がアクティブな抵抗スイッチング (RS) 層としてテストされました。 TiO2、NiO、Ta2O5、HfO2 などのいくつかの遷移金属酸化物 (TMO) は、遷移金属の多価性質によりこれらの材料の RS が容易に達成されるため、RS 層としてテストされています 1,2,3,4 。さらに、典型的な RS 材料のいわゆる電圧と時間のジレンマは、代替 RS 材料を見つけることへの関心を引き起こし、いくつかのグループが SiO25、6、7 をテストしました。 TMO RS 材料では大部分がイオン結合であるため、材料に適切な密度のイオン欠陥が含まれている場合、電界によるイオン移動が容易になります。一方、SiO2 は共有結合が強く、長距離秩序がありません。これらの特性の違いにより、後で説明するように、SiO2 メモリには他の TMO RS 材料に比べていくつかの利点がもたらされます。

多くの TMO で一般に受け入れられている RS メカニズムは、酸素空孔 (VO) などの欠陥の集合体である導電性フィラメント (CF) の形成と破断、ナノスケールの導電相 (TiO2 のマグネリ相など) です。）、または電気化学的メタライゼーション（ECM）セルの金属フィラメント（Cu など）8、9、10。これらの CF の詳細な性質に関係なく、イオン欠陥、つまり電場誘起欠陥の生成と移動 (ジュール加熱によって促進される)、および熱運動 (無極性 RS での破壊) の関与は重要です。メモリ操作の重要な要素。 SiO2 の場合、Tour のグループによる先駆的な研究は、RS 機構が電鋳中の Si クラスターの形成と、その後のバイアスシーケンスに応じた金属相と半導体相間の相転移に関与していることを示しました。これは、SiO2 ベースの RS システムの重要な特徴であり、構成金属イオンの可逆酸化還元反応が原因となる多くの TMO 材料の他の原子価変化ベースまたは熱化学反応ベースの RS メカニズムとは異なります。 RS機構。 SiO2 ベースの RS 材料の無極性スイッチングの特徴は、リセット時の電圧 (低抵抗状態 (LRS) から高抵抗状態 (HRS) へのスイッチング、または Vreset) が高いことです。通常の TMO ベースの RS システムでは Vset が Vreset よりも高いのに対し、セットの電圧 (HRS から LRS への切り替え、または Vset) よりも高いのは、このような相転移関連のスイッチングメカニズムによるものと考えられます11。このような、つまりＶｒｅｓｅｔがＶｓｅｔよりも高い挙動が特異である理由は次の通りである。一般に、ほとんどのRRAMセルは接触抵抗や配線抵抗などによる直列抵抗成分を持ち、RS動作時の印加電圧(Va)の一定部分を占めます。リセットの場合、RRAM セルは最初は LRS にあるため、スイッチングの前に Va のごく一部が消費され、Va のかなりの部分が直列抵抗に適用されます。ただし、メモリセルがリセットされた後は、その抵抗がはるかに高くなります。次に、直列抵抗に印加された電圧の一部がメモリにダンプされるため、メモリの電圧が急激に増加します。直列抵抗の大きさが大きい場合、ダンプ電圧も高くなり、メモリセルの電圧が Vset よりもさらに高くなる可能性があります。これにより、メモリセルが瞬時に再セットされるため、この場合は安定したリセットが可能ではありません。キムら。そうした困難の詳細を解明した12。したがって、特定のメモリセルの Vreset がその Vset よりも高い場合、そのような問題はさらに悪化する可能性があります。ただし、相変化メモリ材料は一般に Vset よりも高い Vreset を持ち、相変化材料の熱エネルギー誘起の可逆相転移が反復可能なスイッチングの原因であることを思い出していただくと有益です 13。 SiO2 ベースの RRAM の RS は、金属相と半導体相の間の Si クラスターの可逆的な相転移に起因するため、まだ正確に理解することはできませんが、同様のメカニズムが機能する可能性があります。この研究で使用された反応性スパッタリングされた SiO2 膜も、無極性スイッチング動作の場合と同様の特性を示しました。しかし、その信頼性は非常に低く（数十サイクルのスイッチングしか可能でなかった）、そのため真剣に研究されることはなかった。むしろ、バイポーラタイプの動作が試みられ、最悪の場合でも少なくとも ~3,000 倍の信頼性のあるスイッチングが示されました。

これらのイオン欠陥媒介 RS には一般に信頼性の懸念と均一性の問題がありましたが、過去 10 年間にいくつかの大きな改善も達成されました 14、15、16、17、18、19。一方、電子バイポーラ抵抗スイッチング (eBRS) メカニズムは最近出現し、トラップを介したキャリアのトラップとデトラップが主要な RS メカニズムであることが示唆されています 20,21,22。このような eBRS メカニズムは、主に非対称ポテンシャル障壁が存在する場合に動作し、これにより、一方のバイアス極性下でのキャリアのトラップと、反対のバイアス極性下でのキャリアのデトラップが容易になります。キムら。は、TiO2 メモリセルの場合についてそのようなメカニズムを詳細に説明しました21。このような RS 挙動の特徴的なトラップ/デトラップ機構により、本質的に双極性である必要があります。これは、熱エネルギーの関与を最小限に抑えた主に場駆動の現象であることを意味します。したがって、eBRS は、RRAM23 の低消費電力、高速動作、および高信頼性という目標を達成するための実行可能な方法となり得ます。しかし、TMO システムにおける eBRS に関する以前の報告によると、イオン欠陥に関連するトラップが RS の繰り返し中に不安定になり、時間とスイッチングサイクルに依存してスイッチングパラメータがドリフトするため、上記の利点が常に有効であるとは限りません。抵抗比とスイッチング電圧として。24、25、26。この点において、欠陥のある SiO2 は、他の TMO と比較して結合エネルギーが高く、イオン性が低いため、その欠陥構成が外部電気的ストレスの影響を受けにくい可能性があるため、このような eBRS の選択肢となる可能性があります。 Chen のグループ 27 は、分散した Pt ナノクラスターが SiO2 内にキャリア捕獲中心を提供するという、この分野における注目すべき研究を報告しました。

この研究では、著者らは、eBRS の電荷トラップ層として、およびイオン BRS (iBRS) の CF 形成媒体としての、反応性スパッタリングされた SiO2 層の積極的な役割を探ることを試みました。この目的のために、キャリアの移動に関して一定の非対称性が必要であり、これは、低仕事関数のWトップ電極（TE）と高仕事関数のPtボトム電極（BE）という非対称電極構成を採用することによって実現されました。、SiO2 に組み込まれる可能性は非常に低いため、ECM タイプ RS の可能性は無視できます。反応性スパッタリングプロセスにより、誘電体層に十分な高密度の欠陥が生成され、他の金属元素をドーピングしなくても RS が非常に流動的になります。 SiO2 の非常に安定した非晶質性により、厳しい電気試験条件下でスイッチングを繰り返す際に材料が（局所的に）結晶化する心配がなくなりました。第一電鋳工程のバイアス極性を変えることでeBRSとiBRSを取得し、その特性を比較しました。観察された電鋳バイアス依存のスイッチング動作が材料固有の特性によるものなのか、それとも膜形態に依存する外部要因によるものなのかをさらに解明するために、薄い (2 nm) Si 層を挿入することによって、同様の化学的性質を持つが独特の形態を持つ膜を調製しました。スパッタリングされた SiO2 と Pt の底部層の間。観察された RS 性能は、集積化 RRAM デバイス製造の重要な要素となる可能性がある膜形態とはほとんど関連性がないと結論付けられました。

図 1a は、Pt 電極上に直接堆積された厚さ約 15 nm のスパッタリングされた SiO2 膜の鳥瞰図の走査型電子顕微鏡 (SEM) 画像を示しています。この膜は、おそらくＰｔ上のＳｉＯ２の非湿潤特性により、粗い表面形態を有していた。上部の挿入図の原子間力顕微鏡 (AFM) 画像は、粗い SEM 画像と膜の二乗平均平方根 (RMS) 粗さが約 10 nm (2 × 2μm2 領域から) であることと、Pt 基板の粗さを裏付けています。約1nm。対照的に、厚さ 2 nm の Si/Pt 電極上に成長させた同じ厚さの SiO2 膜は、約 1.8 nm というはるかに低い RMS 粗さを示しました (下の挿入図の AFM 画像)。これは、介在する薄い Si 層が大きく影響したことを示唆しています。濡れ特性が改善され、成長する SiO2 膜の形態が改善されました。 Si/Pt 基板の表面形態は AFM では確認されませんでしたが、上に成長した SiO2 膜の滑らかな形態は、Si/Pt が滑らかで均一な形態を持つことを示唆していました。図 1b は、裸の Pt 電極上の膜の X 線光電子分光法 (XPS) Si2p コアレベルのスペクトルを示しています。 XPS は、膜が通常の SiO2 (Si4+) に加えて、相当量の Si-亜酸化物 (Si+、Si2+、および Si3+) を含んでいることを示しました。 O1s および Si 2p のピーク面積から推定された O/Si 比は、熱 SiO2 の比とそれほど違いはありませんでした。 Si/Pt 電極上の SiO2 膜は、ほぼ同一の XPS スペクトルを示しました (データは示されていません)。これは、処理温度での SiO2 中の Si の拡散速度が非常に低いことを考慮すると妥当です。非常に薄い Si が、その後の SiO2 堆積ステップ中に (部分的に) 酸化された可能性もあります。したがって、これら 2 つのフィルムの RS 性能を比較することは、RS メカニズムに対するフィルム形態の影響を確認するための実行可能な方法である可能性があります。

(a) Pt 膜上にスパッタリングされた SiO2 の鳥瞰図 SEM 画像。上と下の挿入図は、それぞれ SiO2/Pt と SiO2/Si/Pt の AFM 画像です。 (b) SiO2/Pt の Si2p コアレベルスペクトルの XPS 結果。

W/SiO2/Pt サンプルは、未使用の状態で非常に非対称な電流電圧 (IV) 曲線を示しました。これは、電極の非対称構成 (W: 仕事関数 4.32 ～ 5.22 eV、Pt: 仕事関数 4.32 ～ 5.22 eV) から予想できます。 5.12 ～ 5.93 eV)。図 2a、b は、それぞれ負と正のバイアス下での電鋳曲線 (初期状態の IV 曲線) を示しています。負のバイアス下では、電流は約 -0.1 V で徐々に増加し始めました。これは、W/SiO2 界面のショットキー障壁高さ (SBH) が低いことを反映しています。一方、正のバイアス下では、電流は最初は〜9 Vまで非常に低いままでしたが、その後突然増加し、W/SiO2 界面よりも Pt/SiO2 界面での SBH が高いためと考えられる急激な電鋳が明らかになりました。 W/SiO2/Si/Pt サンプルは、未処理の状態で非対称の IV 曲線と独特の電鋳挙動を示し、W/SiO2/Pt サンプルと非常によく似ていました。したがって、両方の電鋳バイアス極性における後続の RS IV 曲線は同様であることが予想され、以下に示すように実際にその通りになりました。異なる電流コンプライアンス (Icc) 値で数回試行した後、適切な Icc 値は、負バイアスと正バイアスに対してそれぞれ 1 μA と 100 μA に落ち着きました。 Icc が負の電鋳の場合の転移点以上に設定されている場合、ハードブレークダウンを示します。その後の BRS IV 掃引曲線は図 2 の挿入図として含まれており、W/SiO2/Pt (黒四角記号) と W/SiO2/Si/Pt (赤丸記号) からの IV 掃引結果の重複を示しています。サンプル。どちらの場合も、電鋳方向と一致する、図2a、bのそれぞれ負（正）および正（負）のバイアス極性でセットとリセットが達成できることがすぐに理解できます。もう 1 つの興味深い発見は、電鋳の Icc レベルが、負電鋳の場合と正電鋳の場合の両方で、その後の IV 掃引中のセット電流および最大リセット電流の Icc よりもはるかに低かったのに対し、一般的な TMO RRAM では通常同様であることです 28,29。実際、他の TMO とは異なり、メモリセルは電鋳後も HRS のままでした 28、29、30、31。この発見は、これらの場合の電鋳の役割が、TMO を使用する他の RRAM セルの役割とは異なる可能性があることを示唆しています。 W/SiO2/Pt 構造における負の電鋳の役割は、W/SiO2 での SBH を不均一に低下させることであったと考えられます。これは、アール依存実験データを通じて詳細に実証され、W からの電子注入を増加させます。 SiO2層まで。元の状態のバイアス極性に対するIV形状の極端な非対称性は、負の電鋳後にはるかに低くなりましたが、LRSのIVには依然として非対称性が残っていました（図2aの挿入図）。もちろん、現在の一般的な LRS レベルは、自然の状態よりもはるかに高かった。これらの発見は、この場合、注入されたキャリアが酸化物層の内部にトラップされた後、SiO2 層のフェルミ準位が高くなり、両方の界面での SBH が低下したことを示唆しています。この状況下でも、Pt/SiO2 界面の SBH は W/SiO2 界面の SBH よりもわずかに高く、LRS でも IV 非対称性が生じました。これは、W よりも Pt の仕事関数が高いことの合理的な結果であり、IV 非対称性は eBRS を誘発するために必要な重要な要素です。

W / SiO 2 / PtおよびW / SiO 2 / Si / Ptの後続のBRS IV掃引曲線は、それぞれ図2（a、b）の挿入図として含まれています。

対照的に、ポジティブ電鋳は、CF の形成により Pt/SiO2 界面と W/SiO2 界面の両方で SBH のほぼ完全な局所破壊を引き起こし、その後の IV 掃引により膜にさらなる変化を引き起こしました。これについては後述します。

図 3a は、W/SiO2/Pt サンプルの Icc の増加 (50 μA から 500 μA) に伴う最初の電鋳後の IV の変化を示しています。IV 掃引は常に負のバイアスへの掃引によって開始されます。 Icc が約 100 μA 未満の場合、両方のバイアス極性において LRS と HRS の間の抵抗比はわずかしかありませんでした。 RS のこれらの特徴と、負電鋳セルの抵抗比が小さい比較的滑らかなスイッチング IV 曲線形状は、RS 機構が電子トラップおよびデトラップ (eBRS) に起因する可能性があることを示唆しました。電鋳後、W TE に負のバイアスをかけると、電子がスムーズに SiO2 に注入され、SBH が局所的に破壊された場所を介してトラップされました。次に、サンプルの状態が HRS から LRS に変わりました。正のバイアス印加下では、トラップされた電子はデトラップされましたが、Pt/SiO2 界面の SBH が高いため、Pt BE からの電子注入が抑制されました。図3bは、W/SiO2/Si/PtサンプルのIccの増加（50μAから500μA）に伴う最初の電鋳後のIVの変化を示しており、図3aに示したものとほぼ同じ挙動を示しました。図3cは、電鋳後のセット動作中のIcc値が100μAおよび1mAの正電鋳W/SiO2/PtセルのIV曲線を示しています。 IV の形状は、他の TMO ベースの RRAM セルの一般的な BRS 曲線の形状に非常に似ており、このような場合に CF が関与している可能性を示唆しています 32、33、34。 CF は、Si クラスターまたは VO クラスターの半導体相で構成されている可能性が最も高くなります 11,27。図 3d は、図 3c と同じ Icc を持つ正電鋳 W/SiO2/Si/Pt セルの IV 曲線を示しています。特に負のバイアス領域でのリセットの突然さにおいて、それらのわずかな矛盾にもかかわらず、それらは図3cに示されているものと基本的に同様のRS特徴を示しました。図3に示す結果は、Pt下部電極界面に介在する薄いSi層がメモリセルのRS特性にわずかに影響を与えるだけであることを示唆しています。

図4a、bは、それぞれ負電鋳の場合（Iccが200μA）と正電鋳の場合（Iccが1mA）のW/SiO2/Si/Ptサンプルの電極面積依存性（WTE）抵抗を示しています。負の電鋳による記憶状態は、LRS と HRS の両方で特定の面積依存性を示しました。これは、スイッチングが領域全体にわたって発生したが、完全には均一ではなかったことを示唆しています。つまり、スイッチング動作の電極面積依存性は、完全な領域の間にありました。均一かつ完全に局所的なスイッチング動作。これは、ネガティブ電鋳が W/SiO2 界面のショットキー障壁を局所的に破壊し、注入されたキャリアが電極領域全体にわたってかなり均一に位置するトラップ中心に拡散的にトラップされる可能性があるという考えと一致しています。対照的に、ポジティブ電鋳メモリセルは、LRS と HRS の両方で電極面積依存性をほとんど示さなかった。これは、他の多くの TMO ベースの RRAM における高度に局所的な CF の形成と破壊現象と一致している。また、ネガティブ電鋳の場合は、ポジティブ電鋳の場合よりもデータのばらつきがはるかに少ないことにも注目しました。これは、わずかに面積型の eBRS35 とは異なり、CF 媒介イオン BRS (iBRS) 機構 (正電鋳の場合) のランダムな性質に関する一般的な考え方と一致しています。

(a) 負電鋳の場合と (b) 正電鋳の場合の LRS と HRS の電極面積依存抵抗。

ネガティブおよびポジティブ電鋳ケースの eBRS および iBRS メカニズムは、光子誘起デトラップ実験によってさらに確認されました。 eBRS では、セットスイッチングは一般に、セットプロセス中に注入されたキャリアで深いトラップが満たされることに起因します。深いトラップがキャリア (電子であると考えられます) で満たされると、満たされたトラップはさらに注入されたキャリアと干渉できなくなるため、その後の読み取りステップ中にサンプルは LRS を示します。対照的に、リセットプロセス中の逆バイアスの印加はトラップされたキャリアをデトラップしますが、この場合の Pt/SiO2 界面の高い SBH は反対側の電極からのキャリア注入を抑制します。 LRS サンプルが高エネルギー光子で照射されると、キャリアが光子励起されてデトラップされる可能性があり、リセットバイアスを印加しなくてもサンプルが HRS に戻るように誘導されます。したがって、このような光子誘起抵抗の増加は、eBRS メカニズムの健全性の重要な証拠である可能性があり、これは TiO215 の場合で証明されています。それにもかかわらず、光子は厚さ 200 nm の W TE を透過できないため、W TE サンプルはこの目的には使用できません。そこで、光が透過できる程度に薄い厚さ5nmのTiN電極を成膜し、電気特性を確認しました。図5aは、負電鋳後の厚いW電極または薄いTiN電極を備えたSiO2/Si/PtサンプルのRS IV曲線を示しており、2つの構造が同様のスイッチング特性を示すことが確認されました。図 5c は、波長 400 nm (光子エネルギー = 3.1 eV) の光を 30 秒間照射する前 (実線) と照射後 (白四角記号) と後 (白四角記号) の LRS および HRS の正バイアス領域の IV 曲線を示しています。てぃんて。光照射後、LRS と HRS の両方で電流が大幅に減少しました。これは、光子誘起デトラップが発生したことを示唆しています。興味深いことに、HRS も大きな電流減少を示しました。これは、リセットバイアスを印加した後でもキャリアのかなりの部分がトラップされたままであることを示しています。これは、部分的にはＰｔ電極からのキャリア注入が不完全に抑制されたことと、部分的には深く捕獲されたキャリアをデトラップするための電圧ストレスが不十分であることが原因である可能性がある。光子励起実験はさらに長い波長でも実行されましたが、うまくいきませんでした。これは、SiO2 のトラップ深さが約 100 波長よりもはるかに深いことを示唆しています。 TiO2 (<1 eV)。これは、SiO2 のはるかに広いバンドギャップと一致します。図5aの最大リセット電圧は2.5 Vに制限されているが、トラップ深さは少なくとも3.1 eV（波長400 nm）であると推定されており、この状況下では電圧誘起デトラップは十分ではないことに注意してください。リセット電圧の増加により、HRS 電流はある程度減少しましたが、光照射ほど効率的ではありませんでした。図5aの挿入図は、光照射後のRS曲線を示しています。黒い曲線は、最初に負のバイアスで試みられた照明直後の IV 曲線に対応します。照射直後のサンプルは、元のサンプルとほぼ同等の非常に低い電流を示しましたが、十分な負のバイアス (-2.5 V) を印加して LRS に切り替えると、以前の IV スイッチング電流が回復しました。その後の IV 掃引では、LRS と HRS の両方の電流レベルが光照射前とほぼ同じであることが示されました。これは、光の照射によってトラップの物理的状態は変化せず、トラップされたキャリアのみがトラップ解除されたことを意味します。対照的に、図5b、dに示すように、ポジティブ電鋳サンプルは、光照射実験に対してまったく異なる応答を示しました。

(a、b) は、それぞれ負の電鋳および正の電鋳後の W (赤の記号) または TiN (黒の記号) TE の RS IV 曲線を示しています。 (a) の挿入図は光照射後の RS IV 曲線です。黒い曲線は照射直後の IV 曲線に対応します。照射前と照射後の LRS と HRS の IV 曲線を (c) ネガティブ電鋳の場合と (d) ポジティブ電鋳の場合に示します。

図 5b は、W (赤色の記号) または TiN (黒色の記号) TE によるポジティブ電鋳後のスイッチング IV 曲線を示しており、これらがほぼ同一であることが再度確認されました。図５ｄは、図５ｃに示したのと同じ条件下での光照射前（線）と光照射後（点）の負のバイアス領域のＩ－Ｖ曲線を示す。光照射が LRS と HRS の両方の抵抗状態に変化を引き起こすことができないことはすぐに理解できます。これは、積極的に電鋳されたサンプル中の RS が、キャリアのトラップとはほとんど関係のない、離散的な CF 関連メカニズムによって媒介されるという主張と一致しています。次のセクションに示すように、スイッチング機構は電気伝導機構解析によってさらに確認されました。

図 6a は、305 K ～ 345 K の範囲の温度で測定された、負電鋳サンプルの LRS の W/SiO2/Pt サンプルの log I – log V 曲線を示しています。は 1 に近く、電流レベルは温度の上昇とともにわずかに増加しました。これは、ホッピング機構を介して伝導が発生したことを示唆しています。アレニウス型プロットは、0.1 ～ 0.4 V の読み取り電圧範囲で活性化エネルギーが 0.08 ～ 0.095 eV であることを示しました (挿入図)。この発見は、トラップされた電子がホッピング機構を介して電圧とともに移動することを示しました。図 6b は、HRS の同じ温度範囲で測定された同じサンプルの log I – log V 曲線を示しています。低温 (305 および 315 K) では、IV は空間電荷制限電流 (SCLC) の傾向と同様の傾向を示しました。つまり、低い (絶対) 電圧では、傾きは 1 に近かったのですが、電圧が増加するにつれて、（キャリア注入が増加するにつれて）、トラップされたキャリア間の相互作用により、傾きは 2 に近づきました 21、36、37、38。温度が上昇すると、電流は LRS よりも速い速度で増加し、テストされた電圧領域全体にオーム電流が流れました。推定された活性化エネルギーは、1.0 ～ 0.1 V の読み取り電圧で 0.14 ～ 0.31 eV でした (挿入図)。この結果は、HRS での電流輸送がわずかに深いトラップによって媒介され、その値はプール・フレンケル効果によるバイアスの増加とともに減少することを示唆しました。同様の電気伝導メカニズムの研究が W/SiO2/Si/Pt サンプルに対して実行され、ほぼ同じ結論が得られました (データは示されていません)。

各電圧における活性化エネルギー (Ea) を挿入図にまとめます。

W/SiO2/Pt 構造と W/SiO2/Si/Pt 構造の両方を備えたポジティブ電鋳メモリセルについて、LRS と HRS の両方について同様の伝導機構解析を実行しました。図6cは、LRSが約0.083 eVの小さな活性化エネルギーを持つホッピング伝導によって特徴付けられたことを示しています（挿入図）。これは、CF が非常に小さな活性化エネルギーでホッピング伝導特性を持っていることを意味し、これは CF が比較的無秩序な Si クラスターで構成されているという主張と一致する可能性があります。 HRSはホッピング伝導機構も示しました（図6d）が、活性化エネルギーは約0.28〜0.30 eVとはるかに高かった（挿入図）。これは、メモリセル内の CF（おそらく Si クラスター）には、バンドギャップ内のエネルギー値の分布が比較的大きいトラップが高密度に存在するのに対し、浅い準位と深い準位を持つトラップが LRS とセル内の電気伝導を媒介していることを意味します。それぞれHRS。次に、ネガ電鋳サンプルとポジ電鋳サンプルの RS セルの電気的性能を評価しました。

図 7a、b は、電鋳が負 (三角記号) および正 (四角記号) のバイアスで実行された場合の、それぞれ W/SiO2/Pt および W/SiO2/Si/Pt 構造の Vset および Vreset 均一性を示しています。細胞は各条件についてテストされました。ネガティブ電鋳セルは、ポジティブ電鋳セルよりも高いセット/リセット電圧ウィンドウを備えた非常に高い均一性を持っていました。図7c、dは、20回テストしたときの各条件での1つのメモリセルのVsetとVresetの均一性を示しています。これにより、ネガティブ電鋳サンプルの均一性がより高いことが確認されました。これらの結果は、図 4 に示す標準偏差の傾向と一致しています。

(a,c)W/SiO2/Pt と (b,d)W に対応する、それぞれ負の電鋳と正の電鋳の場合の 50 セルと 1 つのセルで 20 回繰り返した Vset と Vreset の累積確率グラフ/SiO2/Si/Pt。

図 8a、b は、それぞれ、負電鋳セルの IV 掃引を繰り返して得られた W/SiO2/Pt 構造と W/SiO2/Si/Pt 構造の耐久試験結果を示しています。ここで、抵抗値は 0.1 V と推定されています。どちらのサンプルも、最大 30,000 スイッチングサイクルにわたって劣化の兆候が見られない高い信頼性を示しました。実際の最大耐久サイクル数はさらに大きくなる可能性があると考えられていますが、このような時間のかかる IV スイープテストではテストできません。このような IV スイープテストは、パルススイッチングタイプのテストの方が実際のデバイスの動作に近いとはいえ、条件がはるかに厳しいことに注意する必要があります。対照的に、図8c、dに示すように、正電鋳セルは、W/SiO2/Pt構造とW/SiO2/Si/Pt構造でそれぞれ約5,000サイクルと3,500サイクル後にスイッチングを示さなくなり、これははるかに低いことを示唆していますCF を介した iBRS メカニズムの信頼性。デバイスに障害が発生すると、HRS が回復せずに常に LRS に留まり、ハード故障の発生が示唆されます。同一のサンプル条件に対する 85 ℃での保持テストの結果を図 8 の挿入図に示します。正電鋳セルは予想どおり両方の状態の安定した保持を示しましたが (図 8c、d の挿入図を参照)、負電鋳セルは両方の状態の安定した保持を示しました。電鋳セルは、特に LRS に関して特定の制限を示しました (図 8a、b の挿入図を参照)。これは、キャリア捕捉媒介メカニズムから理解できます 39、40。この場合、一定時間後にデータを読み出し、書き換えるという回路レベルでの補完が必要となる。図 9 は、200 °C (a、d)、225 °C (b、e)、および 250 °C (c、f) の温度で測定された W/SiO2/Pt サンプルの保持データ (ネガティブおよびポジティブ) を示しています。）電鋳の場合。ここで、負電鋳サンプルと正電鋳サンプルの読み取り間隔はそれぞれ 20 秒と 50 秒でした。一定時間後（図 9a ～図 9c ではそれぞれ 2400 秒、460 秒、120 秒）、抵抗比は 10 より低くなり、データが失われていることが示されました。正電鋳セルの場合、抵抗比が 10 より低くなる時間は一般に長く (200 ℃、225 ℃、250 ℃ でそれぞれ 7000 秒、1400 秒、350 秒)、保持率が高いことを示唆しています。これらの保持挙動はアレニウス形式に従ってプロットされ（挿入図、図9c、f）、85℃での保持時間が10年を超える可能性があるかどうかを確認するために外挿されました。どちらのセルも 10 年の保持時間を示し、ポジティブ電鋳セルはわずかに高い温度 (90 °C) でも 10 年の保持時間を示しました。

挿入図は、85 °C で測定された対応する保持データです。

(c、f) の挿入図はアレニウスプロットで、電子スイッチングとイオンスイッチングの両方のデータが 85 °C で 10 年間維持できることを示しています。

結論として、電鋳の方向に応じて、W/SiO2/Pt および W/SiO2/Si/Pt メモリセルの RS 特性を調べました。 W TE に負のバイアスを印加して電鋳を行った場合、電子スイッチング機構により、スムーズかつ確実に高い均一性で RS が達成されました。これは、光照射 (波長 400 nm) によるキャリアデトラップ実験によって確認されました。トラップ深さは少なくとも約 3.1 eV であると推定されました。 TiO2 などの主にイオン性材料から得られる eBRS メカニズムとは対照的に、SiO2 のより共有結合的な性質とより強力な結合エネルギーにより、繰り返しのバイアス印加中のトラップ構成の変化が妨げられました。これらの効果により、他の eBRS システムでは達成できなかった非常に高い信頼性が実現されました。対照的に、W TE に正のバイアスを印加した電鋳では、電気伝導は光照射の影響をほとんど受けず、通常のイオン欠陥を介したバイポーラスイッチング機構が観察されました。 Siナノクラスターの相転移がスイッチングの原因であった以前の非極性イオンスイッチングとは対照的に、この研究におけるiBRSの双極性の性質は、それがSiクラスターの可逆的な酸化と還元によって媒介されることを示唆したバイアス極性によって媒介されます。正バイアス条件下での電鋳およびセット切り替え中に、酸素イオンが W 電極に向かって移動し、その後の負バイアス領域でのリセット中に SiO2 層に戻り、Si クラスター CF が再酸化されました。これは、他の多くの TMO RRAM における一般的な CF を介したイオン性バイポーラスイッチングと似ており、したがって、パフォーマンスの点で共通の特徴を共有します。非常に特徴的な形態特性を持つ 2 つのサンプル、つまり Pt 層上の SiO2 膜と Si/Pt 層の粗さの値はそれぞれ約 10 nm と約 1.8 nm であり、RS 性能と電気伝導挙動に大きな違いはありませんでした。、これは、観察された RS 特性が成長した SiO2 膜の材料特性に固有のものであることを示唆しています。全体として、反応性スパッタリングされた SiO2 膜は、特にネガ型電鋳の場合に、RRAM 用の RS 材料として大きな可能性を示しました。

連続 BE として DC スパッタリング法を使用して、厚さ 120 nm の Pt 薄膜を SiO2/Si ウェハ上に成長させました。約 10 ～ 15 nm の厚さの SiO2 層を、ターゲットとしてドープされていない Si ウェハを使用し、スパッタリング電力 100 W、Ar : O2 比 = 29.7 : 0.3 標準立方センチメートル/分、およびこれらの SiO2 膜のスパッタリング条件下では、Pt 上で成長する SiO2 層の濡れ性が非常に低く、膜が非常に粗くなりました (RMS 粗さ: 15 nm 厚の膜で約 10 nm)。。 SiO2 の濡れ特性を改善することでこの問題を軽減するために、SiO2 スパッタリングの前に薄い (厚さ 2 nm) Si 層をその場でスパッタリングしました。これにより、同様に厚い SiO2 の RMS 粗さが約 1.7 nm に大幅に減少しました。次に、W 金属ターゲットから金属シャドウマスク (開口直径: 0.2 mm) を介して、DC スパッタリングによって厚さ 200 nm の W 層を堆積しました。電気テストは、Agilent B1500 を電圧掃引モードで使用して 305 K ～ 345 K の範囲の温度で実行され、スイッチング IV 曲線が得られました。 IV 掃引中、W TE はバイアスされ、Pt BE は接地されました。 iBRS とは異なる eBRS メカニズムをさらに解明するために、TiO2 ベースの eBRS15 で行われたのと同様に、光誘起デトラップ実験も実行されました。この実験では、光が TE を透過する必要がありますが、厚さ 200 nm の W 層では不可能であるため、同一のシャドウマスクを使用して、厚さ 5 nm の TiN 層が SiO2 膜上に反応性スパッタ堆積されました。厚さ 5 nm の TiN 層は、光を通過させるのに十分な薄さでありながら、正または負のバイアスの下でフィルムを HRS または LRS に電気的に切り替えるために安定した電気接触を形成するのに十分な厚さでした。 TiO2 内のトラップは比較的浅い (<1 eV) が、そのバンドギャップが低い (~3 eV) ことからも理解できるので、照射される光の有効波長は比較的長くなる (1200 nm)。 SiO2 はさらに深く、装置 (日立 F-4600 分析システム) の利用可能な波長 (400 ～ 700 nm) のうち 400 nm のみが役に立ちました。

堆積されたＳｉＯ２膜は熱処理されなかった。その表面形態と化学的特性は、それぞれSEM (ZEISS、MERLIN Compact)、AFM (JEOL、JSPM 5300)、およびXPS (ThermoVG、Sigma Probe)によって検査されました。Ｘ線回折は、フィルムが非晶質であることを示した。

この記事を引用する方法: Jiang, H. et al. W/SiO2/Pt および W/SiO2/Si/Pt 構造におけるバイアス極性依存の抵抗スイッチング。科学。議員6、22216; 土井: 10.1038/srep22216 (2016)。

シャオ、ＸＬら。 Al/TiOx/Cu 構造の抵抗スイッチングにおける 2 段階リセット。 ACS アプリケーション。メーター。インターフェース。 5、11265–11270 (2013)。

記事 CAS Google Scholar

Kim、KM、Choi、BJ、Song、SJ、Kim、GH、Hwang、CS NiO 薄膜のカソード界面に局在するフィラメント状抵抗スイッチング。Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．社会 156、G213–G216 (2009)。

記事 CAS Google Scholar

チェ、BJ 他原子層堆積法により成長させたTiO2薄膜の抵抗スイッチング機構。Ｊ．Ａｐｐｌ．物理学。 98、033715 (2005)。

記事 ADS Google Scholar

Zhang、ZP、Wu、Y.、Wong、HSP、Wong、SS ナノメートルスケール HfOx RRAM。 IEEE 電子開発レット。 34、1005–1007 (2013)。

記事 CAS ADS Google Scholar

Schroeder, H.、Zhirnov, VV、Cavin, RK & Waser, R. 抵抗スイッチングメモリセルにおける純粋な電子メカニズムの電圧と時間のジレンマ。Ｊ．Ａｐｐｌ．物理学。 107、054517 (2010)。

記事 ADS Google Scholar

Liu, CY、Huang, JJ、Lai, CH & Lin, CH 抵抗スイッチングに対する Cu/SiO2/Pt 構造への Cu ナノ粒子の埋め込みの影響。ナノスケール解像度レット。 8、156 (2013)。

記事 ADS Google Scholar

チン、FT 他。 SiO2 ベースの電気化学的メタライゼーション ReRAM アプリケーションのための高度な Cu 化学置換技術。ナノスケール解像度レット。 9, 592 (2014)。

記事 ADS Google Scholar

Gu, TK TiO2 ベースの抵抗スイッチにおける酸素空孔の役割。応用物理学。レット。 113、033707 (2013)。

Google スカラー

クォン・DHほか TiO2 抵抗スイッチングメモリにおける導電性ナノフィラメントの原子構造。ナット。ナノテクノロジー。 5、148–153 (2010)。

記事 CAS ADS Google Scholar

ヤン、Ｙら。ナノスケール抵抗メモリにおける導電性フィラメントの成長の観察。ナット。共通。 3、732 (2012)。

記事 Google Scholar

Yao, J.、Zhong, L.、Natelson, D.、Tour, JM 酸化シリコン抵抗スイッチの導電性フィラメントのその場イメージング。科学。議員 2、242 (2012)。

記事 ADS Google Scholar

キム、GH 他相互接続ラインの抵抗の影響と抵抗クロスバーアレイメモリのパフォーマンス。Ｊ．Ｅｌｅｃｔｒｏｎｃｈｅｍ．社会 157、G211–G215 (2010)。

記事 CAS Google Scholar

Hwang, CS 『半導体のための原子層堆積』 (Hwang, CS 編) 73–122 (Springer、2014)。

Kim, KM, Han, S. & Hwang, CS 信頼性を向上させるための、逆直列接続された Pt/TiO2/Pt 構造の電子バイポーラ抵抗スイッチング。ナノテクノロジー。 23、035201 (2012)。

記事 ADS Google Scholar

シャオ、ＸＬら。 Al/TiOx/Al 構造の電子抵抗スイッチングにより、フォーミングフリーで面積拡張可能なメモリを実現。ナノスケール。 7、11063–11074 (2015)。

記事 CAS ADS Google Scholar

Mondal, S.、Her, JL、Koyama, K. & Pan, TM 高度なフレキシブルメモリアプリケーションのための Lu2O3 薄膜の抵抗スイッチング動作。ナノスケール解像度レット。 9、3 (2014)。

記事 ADS Google Scholar

Zhang、HWら。 ZrO2 抵抗スイッチングメモリにおけるイオンドーピング効果。応用物理学。レット。 96、123502 (2010)。

記事 ADS Google Scholar

Lee, S.、Woo, J.、Lee, D.、Cha, E. & Hwang, H. 抵抗性ランダムアクセスメモリの選択性とスイッチングの均一性のための多機能トンネルバリアの内部抵抗。ナノスケール解像度レット。 9, 364 (2014)。

記事 ADS Google Scholar

Lee, S. et al. 欠陥エンジニアリングによる初期フォーミング操作を必要としない、信頼性の高い抵抗スイッチング。 IEEE 電子開発レット。 34、1515–1517 (2013)。

記事 CAS ADS Google Scholar

ユン、JH 他マルチレベルNANDフラッシュと競合するPt/Ta2O5/HfO2−x/Ti抵抗スイッチングメモリ。上級メーター。 27、3811–3816 (2015)。

記事 CAS Google Scholar

キム、KMら。 Pt/TiO2/Pt 構造における電子双極性抵抗スイッチング動作の詳細な理解。ナノテクノロジー。 24、254010 (2011)。

記事 ADS Google Scholar

ユン、JH 他 Pt/Ta2O5/HfO2−x/TiN 構造の均一性が高く、電鋳不要の自己整流型抵抗メモリ。上級機能。メーター。 24、5086–5095 (2013)。

記事 Google Scholar

Bourim, E.、Kim, MYJ & Kim, DW、Pt/Nb ドープ SrTiO3 単結晶ショットキー接合の抵抗スイッチング動作に対する界面状態の影響。 ECS J. Soild State Sci. テクノロジー。 3、N95–N101 (2014)。

記事 CAS Google Scholar

Miao, F.、Yang, JJ、Borghetti, J.、M-Ribeiro, G. & Williams, RS 低電流で電鋳された TiO2 メムリスティブデバイスの 2 つの抵抗スイッチングモードの観察。ナノテクノロジー。 22、254007 (2011)。

記事 ADS Google Scholar

キム、KMら。 Pt/TiO2/Pt 構造における電気的に構成可能な電鋳とバイポーラ抵抗スイッチング。ナノテクノロジー。 21、305203 (2010)。

記事 ADS Google Scholar

スー、CW et al. 超高耐久三次元ストレージクラスメモリのための TaOx/TiO2 二重層の均一バリア変調。ナノテクノロジー。 25、165202 (2014)。

記事 ADS Google Scholar

Choi、BJ、Chen、ABK、Yang、X. & Chen、IW ReRAM 用の Pt 分散 SiO2 薄膜における高い均一性、抵抗調整性、良好な保持力を備えた純粋な電子スイッチング。上級メーター。 23、3847–3852 (2011)。

CAS PubMed Google Scholar

Lin、TY、Chen、LM、Chang、SC & Chin、TS Ti 添加アモルファス SiOx の電気抵抗スイッチング。応用物理学。レット。 95、162105 (2009)。

記事 ADS Google Scholar

ユ・HKら Pt/TaOx /Pt セルに Ta2O5 層を挿入することによる、ユニポーラからバイポーラへの抵抗スイッチングの変換。応用物理学。レット。 98、183507 (2011)。

記事 ADS Google Scholar

ランザ、M.ら。 HfO2 抵抗ランダムアクセスメモリ構造における抵抗スイッチングの優先サイトとしての粒界。応用物理学。レット。 100、123508 (2012)。

記事 ADS Google Scholar

Huang、HH、Shih、WC、Lai、CH Pt/MgO/Pt 不揮発性メモリデバイスの無極性抵抗スイッチング。応用物理学。レット。 96、193505 (2010)。

記事 ADS Google Scholar

Huang, CY、Huang, CY、Tsai, TL、Lin, CA & Tseng, TY 耐久性の高い ZrOx/HfOy 二層抵抗スイッチングメモリ構造におけるダブルフォーミングプロセス現象のスイッチングメカニズム。応用物理学。レット。 104、062901 (2014)。

記事 ADS Google Scholar

Bai, Y. et al. 低消費電力 W:AlOx/WOx 二層抵抗スイッチング構造は、導電性フィラメントの形成と破断メカニズムに基づいています。応用物理学。レット。 102、173503 (2013)。

記事 ADS Google Scholar

メホニック、A.ら。亜酸化ケイ素膜の抵抗スイッチング。Ｊ．Ａｐｐｌ．物理学。 111、074507 (2012)。

記事 ADS Google Scholar

シャオ、ＸＬら。 Al/TiOx/Al 抵抗スイッチングメモリのバイポーラ均一性。 ECS トランザクション。 60、1069–1074 (2014)。

記事 CAS Google Scholar

Barbe, DF および Westgate, CR は、β-フタロシアニン単結晶におけるバルクトラッピング状態を示します。Ｊ．Ｃｈｅｍ．物理学。 52、4046 (1970)。

記事 CAS ADS Google Scholar

Kim、KM、Choi、BJ、Shin、YC、Choi、S.、および Hwang、CS TiO2 薄膜の抵抗スイッチングにおける陽極界面の局所フィラメント機構。応用物理学。レット。 91、012907 (2007)。

記事 ADS Google Scholar

キム、KMら。 Pt/TiO2/Pt 構造における電気的に構成可能な電鋳およびバイポーラ抵抗スイッチング。ナノテクノロジー。 21、305203 (2010)。

記事 ADS Google Scholar

Tseng、YH、Shen、WC、Lin、CJ ランダム電信ノイズとしての接触抵抗型ランダムアクセスメモリデバイスの電子伝導のモデリング。Ｊ．Ａｐｐｌ．物理学。 111、073701 (2012)。

記事 ADS Google Scholar

Rozenberg、MJ、IH、IH、Sanchez、MJ マルチレベルスイッチングを備えた不揮発性メモリ: 基本モデル。物理学。レット牧師。 92、178302 (2004)。

記事 CAS ADS Google Scholar

リファレンスをダウンロードする

この研究は、天津自然科学財団 (助成金番号 14JCZDJC31500)、天津千人計画、および天津名誉教授財団の支援を受けました。大韓民国科学・情報通信・未来創造省のグローバル・リサーチ・ラボラトリー・プログラム(2012040157)と韓国国立研究財団(NRF)(助成金番号NRF-2014R1A2A1A10052979)も認められています。

天津電子情報工学院天津理工大学フィルム電子通信デバイス重点実験室、天津市、300384、中国

Hao Jiang、Xiang Yuan Li、Ran Chen、Xiwen Hu、Jinshi Zhao

ソウル国立大学材料科学工学部および大学共同利用半導体研究センター、ソウル、151-744、韓国

シンロン・シャオ、チョン・ホユン、チョル・ソンファン

PubMed Google Scholar でこの著者を検索することもできます

HJ、XYL、RC が実験を考案しました。 HJ、RC、XLS がデバイスを製造しました。 HJ、JHY、および XH はサンプルの電気的特性評価を実行しました。 JZ と CSH は実験全体の実施を指導し、原稿を執筆しました。著者全員が原稿をレビューしました。

Cheol Seong Hwang または Jinshi Zhao に対応します。

著者らは、競合する経済的利害関係を宣言していません。

この作品は、クリエイティブコモンズ表示 4.0 国際ライセンスに基づいてライセンスされています。この記事内の画像またはその他のサードパーティ素材は、クレジットラインに別段の記載がない限り、記事のクリエイティブコモンズライセンスに含まれています。素材がクリエイティブコモンズライセンスに含まれていない場合、ユーザーは素材を複製するためにライセンス所有者から許可を得る必要があります。このライセンスのコピーを表示するには、http://creativecommons.org/licenses/by/4.0/ にアクセスしてください。

転載と許可

Jiang, H.、Li, X.、Chen, R. 他 W/SiO2/Pt および W/SiO2/Si/Pt 構造におけるバイアス極性依存の抵抗スイッチング。 Sci Rep 6、22216 (2016)。 https://doi.org/10.1038/srep22216

引用をダウンロード

受信日: 2015 年 11 月 24 日

受理日: 2016 年 2 月 10 日

公開日: 2016 年 2 月 26 日

DOI: https://doi.org/10.1038/srep22216

次のリンクを共有すると、誰でもこのコンテンツを読むことができます。

申し訳ございませんが、現在この記事の共有リンクは利用できません。

Springer Nature SharedIt コンテンツ共有イニシアチブによって提供

科学レポート (2022)

科学レポート (2021)

コメントを送信すると、利用規約とコミュニティガイドラインに従うことに同意したことになります。虐待的なもの、または当社の規約やガイドラインに準拠していないものを見つけた場合は、不適切としてフラグを立ててください。