シリコンにレーザーを照射する 4 つの方法

シリコンフォトニクスを使って多くのものを作ることができますが、レーザーはその1つではありません

光集積回路、一連の光電子機能を 1 つのチップ上に組み合わせたものは、日常生活の一部としてますます一般的になっています。 これらは、IEEE Spectrum Web サイトの配信に使用されるものを含む、データセンター内のサーバー ラックをリンクする高速光トランシーバー、自動運転車を軌道に乗せるためのライダー、大気中の化学物質を検出する分光計などで使用されています。他の多くのアプリケーション。 これらすべてのシステムは、IC の大部分をシリコン製造技術で製造することにより、より安価になり、場合によっては経済的に実現可能になりました。

技術者は、光の放出を除いて、変調と検出の基本要素を含むほぼすべての重要な光学機能をシリコン フォトニック チップ上に統合することができました。 シリコン自体はそれを効率的に行わないため、周期表上の構成要素の位置にちなんで名付けられた、いわゆるIII-V族材料で作られた半導体は、通常、光を生成するために個別にパッケージ化されたコンポーネントを製造するために使用されます。

設計内で外部レーザー ダイオードを使用できる場合は、問題はありません。 しかし、最近いくつかの要因により、エンジニアはレーザーとシリコンフォトニクスを統合するようになっています。 たとえば、別個の光源のためのスペースがない場合があります。 たとえば、血糖値を監視するために体内に埋め込まれる小型の装置は、この問題に直面する可能性があります。 あるいは、アプリケーションのコストを考慮すると、より緊密な統合が必要になる場合があります。1 枚のシリコン ウェーハ上に数百または数千のレーザーを取り付けることができれば、個別のチップを接続する必要がある場合よりもコストが低くなり、多くの場合、信頼性が高くなります。

レーザーとシリコンのこの緊密な統合を実現するには、多くの方法があります。 ベルギーに本拠を置くナノエレクトロニクス研究開発センター Imec で働いている私たちは、現在、フリップチップ処理、マイクロ転写プリンティング、ウェーハボンディング、モノリシック集積という 4 つの基本戦略を追求しています。 以下に、これらのアプローチがどのように機能するか、拡張性と成熟度のレベル、および長所と短所についてのガイドを示します。

フリップチップボンディングでは、レーザーダイ [左] が個別に転写され、シリコンフォトニクスウェーハにボンディングされます。Emily Cooper

簡単な方法シリコンウェーハ上にレーザーを直接集積する技術は、フリップチップ処理と呼ばれるチップパッケージング技術であり、まさにその名の通りです。

チップの電気接続は、相互接続の最上層が金属パッドで終端する上部にあります。 フリップチップ技術は、これらのパッドに取り付けられたはんだボールに依存しています。 次にチップを裏返し、はんだがチップのパッケージ (またはこの場合は別のチップ) 上の対応するパッドに揃うようにします。 次に、はんだが溶けて、チップがパッケージに接着されます。

概念は似ていますが、レーザー チップをシリコン フォトニクス チップに接合する場合はより厳密になります。 端面発光レーザーはウェーハ上で完全に処理され、個々のチップに分割され、ベンダーによってテストされます。 次に、高精度バージョンのフリップチップ プロセスを使用して、一度に 1 つのレーザー ダイごとに、個々のレーザー チップがターゲットのシリコン フォトニック ウェーハに接着されます。 難しいのは、エッジで放射されるレーザーの出力がシリコン フォトニクス チップの入力と確実に一致するようにすることです。 当社では、バットカップリングと呼ばれるプロセスを使用しています。このプロセスでは、レーザーがシリコンの凹部に配置され、シリコンフォトニクス導波路のエッチングされたファセットに側面から隣接します。

これが機能するためには、フリップチッププロセスでは 3 次元すべてにおいてサブマイクロメートルの位置合わせ精度が必要です。 この作業を行うために、過去数年にわたって専用のフリップチップ ボンディング ツールが開発されており、当社と当社の協力者、開発パートナーはそれらを使用してアセンブリ プロセスを最適化してきました。 マシン ビジョンを使用して正確な位置合わせを維持する高度なピック アンド プレース ツールを活用することで、わずか数十秒で 500 ナノメートルを超える精度でレーザー デバイスの配置と接着を行うことができます。

2021 年には、このパフォーマンスを向上させるウェーハスケールのシリコンフォトニクスプロセスも確立しました。 機械的な位置合わせ台座とより正確にエッチングされたバットカップリング界面をシリコンチップに追加して、数百ナノメートルを超える垂直位置合わせを実現します。 これらの技術を使用して、300 ミリメートルのシリコン フォトニクス ウェーハ上に特定のレーザー デバイスを組み立てました。 各デバイスからの 50 ミリワットのレーザー光の 80% が、それが取り付けられているシリコン フォトニクス チップに結合されたことを確認して、私たちはうれしく思いました。 最悪の場合でも、カップリングはウェーハ全体で依然として約 60% でした。 これらの結果は、レーザー自体からの光を使用してアライメントプロセスを制御する、より時間のかかるプロセスであるアクティブアライメントで達成される種類の結合効率に匹敵します。

フリップチップ手法の大きな利点は、嵌合するチップの種類が簡単で柔軟性があることです。 これらは既存の製造ラインで限られた追加エンジニアリングで生産できるため、それぞれを複数のメーカーから調達できます。 また、市場の需要の高まりに伴い、フリップチップアセンブリサービスを提供するベンダーも増えています。 一方で、プロセスの連続的な性質（各レーザー ダイを個別に持ち上げて配置する必要がある）は、重大な欠点です。 これにより、製造スループットが制限され、長期的には大幅なコスト削減の可能性が制限されます。 これは、消費者向け製品などのコスト重視のアプリケーションや、チップごとに複数のレーザー デバイスを必要とするシステムにとって特に重要です。

レーザー ダイは、高精度バージョンのフリップチップ方式を使用してシリコン フォトニクス チップに取り付けられます。 オプトエレクトロニクス

マイクロトランスファー印刷は、突合せ結合に伴う位置合わせの問題の一部を解消すると同時に、組み立てプロセスを高速化します。 フリップチップ処理と同様に、発光デバイスは III-V 族半導体基板上に成長します。 しかし、大きな違いがあります。III-V ウェーハは個々のチップにダイシングされていないということです。 代わりに、ウェーハ上のレーザーはアンダーカットされており、小さなテザーによってのみソースウェーハに取り付けられています。 次に、インクスタンプのようなツールを使ってデバイスをまとめて持ち上げ、テザーを切断します。 次に、スタンプはレーザーをシリコンフォトニクスウェーハ上の導波路構造と位置合わせし、そこに接着します。

フリップチップ技術では金属はんだバンプが使用されますが、マイクロ転写印刷では接着剤が使用されるか、2 つの平らな表面間のファンデルワールス力に依存する分子結合のみでレーザーを所定の位置に保持することもできます。 また、光源とシリコンフォトニクスチップ内の導波路間の光結合は、別のプロセスを通じて行われます。 エバネッセント結合と呼ばれるこのプロセスは、シリコン導波路構造の上にレーザーを配置し、光がその中に「にじみ出る」。 この方法で伝達される電力は少なくなりますが、エバネッセント結合ではバット結合ほど正確な位置合わせは必要ありません。

この技術では、位置合わせの許容誤差が大きくなるため、一度に数千のデバイスを転送できます。 したがって、原理的にはフリップチップ処理よりも高いスループットが可能であり、単位面積あたりに多数の III-V コンポーネントの統合が必要なアプリケーションに最適です。

転写印刷は、多くの拡張現実や仮想現実製品に必要なマイクロLEDディスプレイの製造プロセスとして確立されていますが、レーザーや光増幅器の印刷にはまだ対応していません。 しかし、私たちはそこに到達しています。

昨年、Imec は転写印刷を使用して、シリコンフォトニック導波路、高速光変調器、および光検出器を含むウェーハ上にこのような光源を取り付けることに成功しました。 また、45 nm を超える波長で調整可能な赤外線レーザーと、チップベースの分光システムに適した高パルスエネルギーデバイスも印刷しました。 これらはデモンストレーションのみを目的として作成されたものですが、このアプローチが高い収率で良好な結果を達成できない根本的な理由は見当たりません。 したがって、この技術は数年以内に製造ラインに導入できる状態になると予想されます。

マイクロトランスファープリンティングでは、レーザーダイ [赤い四角形、左] は、それ自体のウェハー上の所定の位置に弱く保持されます。 スタンプ [ライトグレー] は複数のレーザーを一度にピックアップし、シリコン フォトニクス ウェーハ上に配置します。 エミリー・クーパー

発光コンポーネントをシリコンフォトニクスの相手と正確に位置合わせすることは、私たちが議論した 2 つのテクノロジーにおいて重要なステップです。 しかし、ある技術、いわゆる III-V 対シリコンウェーハ接合の形式は、それを回避する方法を見つけます。 この方式では、すでに構築されたレーザー (または他の発光コンポーネント) を処理済みのシリコン ウェーハに転写する代わりに、III-V 族半導体のブランク ダイ (または小さなウェーハ) をそのシリコン ウェーハに接着します。 次に、対応するシリコン導波路がすでにある場所の上に、必要なレーザー デバイスを構築します。

転写された材料のうち、エピタキシャル層と呼ばれる結晶性 III-V 材料の薄い層だけに興味があります。 したがって、シリコンウェーハと接合した後、残りの材料は除去されます。 レーザーダイオードは、標準的なリソグラフィーおよびウェーハスケールプロセスを使用して、下層のシリコン導波路に位置合わせされたエピタキシャル層内に製造できます。 その後、不要な III-V 族材料がエッチングで除去されます。

インテルのエンジニアは過去 10 年間にこのアプローチを開発し、それを使用して構築された最初の商用製品である光トランシーバーが 2016 年に発売されました。この方法では、多くのデバイスを同時に並列処理できるため、高スループットの統合が可能になります。 転写印刷と同様に、III-V 材料とシリコン材料の間のエバネッセント結合を使用し、効率的な光学インターフェースを実現します。

III-V 族とシリコンウェーハの接合の欠点の 1 つは、200 mm または 300 mm のシリコンウェーハを製造するためのツールを使用して III-V 族の処理ステップを処理できる製造ラインを確立するには、多額の投資が必要なことです。直径mm。 このようなツールは、一般的なウェーハ直径がかなり小さいレーザー ダイオードの製造工場で使用されるツールとは大きく異なります。

ダイ・ツー・ウェーハ・ボンディングでは、III-V族半導体[ピンク]のブランク片が、すでに処理されたシリコン・フォトニクス・ウェーハに接合されます。 III-V 族材料は、シリコン導波路の上でレーザーに加工されます。 その後、残りの III-V 材料はエッチングで除去されます。Emily Cooper

関係する 2 つの異なる材料を組み合わせる理想的なアプローチは、III-V 族半導体をシリコン上に直接成長させることであり、これはモノリシック集積と呼ばれるアプローチです。 これにより、接着や位置合わせの必要がなくなり、無駄になる III-V 族材料の量が削減されます。 しかし、この戦術が実用化されるためには、多くの技術的ハードルを克服する必要がある。 そのため、この目標に向けた研究は imec やその他の場所で続けられています。

その研究の主な目的は、欠陥密度が低い結晶性 III-V 材料を作成することです。 根本的な問題は、シリコン内の原子の格子間隔と対象となる III-V 族半導体内の原子の格子間隔の間に 4% 以上の不一致があることです。

この格子不整合により、シリコン上に成長したすべての III-V 層に歪みが生じます。 わずか数ナノメートルの III-V 膜を追加すると、結晶内の欠陥が現れ、蓄積された歪みが解放されます。 これらの「不適合」欠陥は、III-V 層全体を貫通する線に沿って形成されます。 これらの欠陥には、開いた結晶結合の線や局所的な結晶歪みが含まれており、どちらも光電子デバイスの性能を著しく低下させます。

これらの欠陥によってレーザーが機能しなくなるのを防ぐには、欠陥をデバイスから遠い場所に限定する必要があります。 これを行うには、通常、数マイクロメートルの厚さのIII-V族材料の層を敷設し、下のミスフィット欠陥と上の歪みのない領域の間に大きなバッファを形成し、そこにレーザーデバイスを製造することが含まれます。 カリフォルニア大学サンタバーバラ校の研究者らは、このアプローチを使用した優れた進歩を報告し、信頼性の高い寿命が期待できる高効率のガリウムヒ素ベースの量子ドットレーザーを実証しました。

ただし、これらの実験は小規模でしか行われていません。 この技術を産業で使用される 200 または 300 mm のウェーハに拡張することは困難です。 厚いバッファ層を追加すると、III-V 族膜の内部で亀裂が発生したり、ウェハが反ったりするなど、さまざまな機械的問題が発生する可能性があります。 さらに、このような厚いバッファ層の上にアクティブデバイスがある場合、シリコン基板の下にある導波路に光を結合するのは困難です。

これらの課題を回避するために、Imec はナノリッジ エンジニアリング (NRE) と呼ばれるモノリシック統合への新しいアプローチを導入しました。 この技術は、下にあるシリコンとの界面からわずか 100 nm を超えて動作するデバイスを構築できるように、限られた空間内に欠陥を強制的に形成することを目的としています。

NRE は、アスペクト比トラッピングと呼ばれる現象を使用して、欠陥を小さな領域に限定します。 まず、二酸化シリコン絶縁体の層の内側に狭くて深いトレンチを作成します。 絶縁体がシリコンと接するトレンチの底部で、シリコンに溝が切り込まれ、空洞の断面が矢尻状になります。 次に、III-V 結晶の薄層がトレンチ内で成長し、ひずみによって引き起こされるミスフィット欠陥がトレンチの側壁で効率的に捕捉され、これらの欠陥線がさらに貫通するのを防ぎます。 トレンチが埋められた後も成長が続き、トレンチの上に III-V 族材料のより大きなナノリッジが形成されます。 そのナノメートルスケールのリッジの材料には欠陥が十分にないため、レーザーデバイスに使用できます。

モノリシック統合に関する研究のほとんどは、個々のデバイスを改善し、その障害の原因を特定するというレベルで行われます。 しかし、Imec は、この技術との完全なウェーハスケール統合の実証においてすでに大幅な進歩を遂げており、300 mm シリコン パイロット ラインで高品質の GaAs ベースのフォトダイオードを製造しています。 次のマイルストーンは、フォトダイオードと同様の設計に基づく電気励起レーザーの実証となるでしょう。 ナノリッジエンジニアリングはまだ研究室で開発中ですが、うまくいけば、この業界に大きな影響を与えることは間違いありません。

ナノリッジ エンジニアリングは、シリコン内の特殊な形状のトレンチ内にレーザーに適した半導体を成長させます。 トレンチの形状は、レーザーが構築されている領域のかなり下に欠陥をトラップします。imec

今後数年間で、ここで説明したそれぞれのアプローチは確実にさらに進歩するでしょう。 最終的にはこれらが共存して、さまざまなアプリケーションのニーズやユースケースに対応できるようになることが期待されます。

比較的安価なセットアップコストとフリップチップレーザーアセンブリの準備の容易さにより、短期的な製品化が可能となり、データセンターで使用される光トランシーバーなど、フォトニック IC ごとに 1 つまたは 2 つのレーザーのみを必要とするアプリケーションにとっては特に魅力的です。 さらに、このアプローチに固有の柔軟性により、非標準のレーザー波長や珍しいフォトニクス技術を必要とするアプリケーションにとって魅力的になります。

フォトニック IC ごとに複数のレーザーまたは増幅器を必要とする大量アプリケーションの場合、転写印刷とダイとウェーハの接合により、製造スループットが向上し、結合損失が小さくなり、大幅なコスト削減の可能性が得られます。 ここでのセットアップコストは大幅に高くなるため、これらの技術が適したアプリケーションには大きな市場が必要になります。

最後に、NRE 技術などのシリコン上の直接 III-V エピタキシーは、レーザー統合の究極のレベルを表します。 しかし、私たちと他の研究者は、その可能性を解き放つために、材料の品質とウェーハスケールの統合においてさらなる進歩を遂げる必要があります。

著者らはKatrien Molsに感謝したいと思います。

この記事は、2023 年 5 月の印刷号に掲載されます。